CvPcb CvPcb ii October 31, 2021 CvPcb iii Contents 1 CvPcb 简介 2 2 CvPcb 特性 2 2.1 手动或自动关联 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 3 启动 启动 Cvpcb 3 4 CvPcb 命令 3 4.1 主界面 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 4.2 主界面工具栏 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 4.4 CvPcb 配置 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

CvPcb The KiCad Team 参考手册 Copyright 本文档著作权 © 由以下列出的贡献者所共有。你可以根据 GPLv3 通用许可证 (https://www.gnu.org/licenses/gpl.html) 及之后的版本, 或是 知识共享署名许可 版本3 (https://creativecommons.org/licenses/by/3.0/) 及之后的版本, 对本文档进行 KiCad 软件国际化: https://gitlab.com/kicad/code/kicad-i18n/issues 发行日期及软件版本 发布于 2015-05-22。 1. CvPcb 简介 CvPcb 能够为原理图中的元器件与进行PCB布局时的封装分配关联。二者的关 联关系将被添加入由原理图创建程序 Eeschema 创建的网络列表文件中。 仅当在元器件的封装字段初始化后, 由 Eeschema 封装与原理图端口的关联关系。 这种情况下， 封装和原理图之间的关联是用户在编辑原理图时，通过设置元 件的封装字段创建的。此外封装也可能被预定义于原理图符号库中, 在用户从 库中加载这类元器件时,其封装会被自动设置。 CvPcb 提供了在创建原理图的过程中为元器件分配 PCB 封装的简便方法。它 拥有封装列表过滤, 封装预览以及 3D 模型预览功能. 这些功能旨在提高分配封 装时的准确率。 用户可以手动为元器件分配对应的封装。通过创建

编辑， 然后将其与板文件一起保存。 当在项目特定表中定义条目时，包含条目的“fp-lib-table 文件”将被写入当前打 开的 PCB 的文件夹中。 2.3.3. 初始配置 第一次运行 CvPcb 或 Pcbnew 并且在用户的主文件夹中找不到全局封装表文 件“fp-lib-table”，Pcbnew 将尝试复制存储在系统的 KiCad 模板文件夹中的默认 封装表文件“fp_global_table” 制作的网表文件。从原理图生成的网表文件通常缺少与各种元件对应的封装。 因此，中间阶段是必要的。 在该中间过程期间，执行具有封装的元件的关 联。 在 KiCad 中，CvPcb 用于创建此关联，并生成名为‘*.cmp’的文件。 CvPcb 还使用此信息更新网表文件。 CvPcb 还可以输出一个“填充文件”‘*.stf’，它可以作为每个元件的 F2 字段返回 注释到原理图文件中，从而节省了在每个原理图编辑通道中重新分配封装的任 cmp’文件，从而无需再次运行 CvPcb。 请参阅 KiCad 工作流程 部分中的“KiCad入门”手册中的图，该部分说明了 KiCad 的工作流程以及如何由构成 KiCad 的不同软件工具获取和使用中间文 件。 4.2. 创建印刷电路板的程序 在 Eeschema 中创建原理图后： 使用 Eeschema 生成网表。 将网表文件中的每个元件分配给使用 Cvpcb 在印刷电路上使用的相应焊盘

行编辑，然后 将其与板文件一起保存。 当在项目特定表中定义条目时，包含条目的“fp-lib-table 文件”将被写入当前打开的 PCB 的文件夹中。 2.3.3 初始配置 第一次运行 CvPcb 或 Pcbnew 并且在用户的主文件夹中找不到全局封装表文件“fp-lib-table”，Pcbnew 将尝试复制 存储在系统的 KiCad 模板文件夹中的默认封装表文件“fp_global_ 制作的网表文件。从原理图生成的网表文件通常缺少与各种元件对应的 封装。因此，中间阶段是必要的。在该中间过程期间，执行具有封装的元件的关联。在 KiCad 中，CvPcb 用于创建此 关联，并生成名为‘*.cmp’的文件。CvPcb 还使用此信息更新网表文件。 CvPcb 还可以输出一个“填充文件”‘*.stf’，它可以作为每个元件的 F2 字段返回注释到原理图文件中，从而节省了 在每个原理图编辑通道中重新分配封装的任务。在 cmp’文件，从而无需再次运行 CvPcb。 请参阅 KiCad 工作流程部分中的“KiCad 入门”手册中的图，该部分说明了 KiCad 的工作流程以及如何由构成 KiCad 的不同软件工具获取和使用中间文件。 4.2 创建印刷电路板的程序 在 Eeschema 中创建原理图后： • 使用 Eeschema 生成网表。 • 将网表文件中的每个元件分配给使用 Cvpcb 在印刷电路上使用的相应焊盘图案（通常称为封装）。

生成网表文件后，单击顶部工具栏上的 运行 Cvpcb 图标 。如果弹出丢失的文件错误窗口，请忽略它并单击 确定。 Note 还有很多方法可以为符号添加封装。 • 右键单击符号 → 属性 → 编辑封装双击符号，或右键单击符号 → 属性 → 编辑属性 → 封装 • 工具 → 编辑符号字段在 Eeschema 的首选项中，检查符号选择器中的显示封装预览并在选择要放置的新符 号时选择封装 50. Cvpcb 允许您将原理图中的所有元件与 查看所选封装图标 以预览当前封装。 54. 完成以后，可以通过点击 文件 → 保存原理图或使用 应用、保存原理图和继续按钮保存原理图。 55. 您可以关闭 Cvpcb 并返回 Eeschema 原理图编辑器。如果您没有将其保存在 Cvpcb 中，请单击 文件 → 保存立 即保存。再次创建网表。您的网表文件现已更新，包含所有封装。请注意，如果您缺少任何设备的占地面积，则 需要制作自己的封装。这将在本文档的后续部分中解释。 网表生成图标 。 4. 点击 网表然后点击 保存。保存为默认文件名。你必须重写旧的。 5. 现在为 CON2 分配封装。单击顶部工具栏上的 运行 Cvpcb 图标 。将封装分配给新设备 CON2。其余元件 仍然具有分配给它们的先前封装。关闭 Cvpcb 。 6. 返回原理图编辑器，单击 文件 → 保存整个原理图项目保存项目。关闭原理图编辑器。 7. 从 KiCad 项目管理器，单击 Pcbnew

生成网表文件后，单击顶部工具栏上的 运行Cvpcb 图标 。 如果弹出丢失的 文件错误窗口，请忽略它并单击 确定 。 注意 还有很多方法可以为符号添加封装。 右键单击符号 → 属性 → 编辑封装 双击符号，或右键单击符号 → 属 性 → 编辑属性 → 封装 工具 → 编辑符号字段 在 Eeschema 的首选项中，检查符号选择器中 的显示封装预览 并在选择要放置的新符号时选择封装 50. Cvpcb 允许您将原理图中的所有元件与 图标 以预览当前封装。 54. 完成以后，可以通过点击 文件 → 保存原理图 或使用 应用、保存原理图和继续 按钮保存原理图。 55. 您可以关闭 Cvpcb 并返回 Eeschema 原理图编辑器。 如果您没有将其保存在 Cvpcb 中，请单击 文件 → 保存 立即保存。 再次创建网表。 您的网表文件现已 更新，包含所有封装。 请注意，如果您缺少任何设备的占地面积，则需要制作 自己的封装。 。 4. 点击 网表 然后点击 保存 。 保存为默认文件名。 你必须重写旧的。 5. 现在为 CON2 分配封装。 单击顶部工具栏上的 运行Cvpcb 图标 。 将封 装分配给新设备 CON2。 其余元件仍然具有分配给它们的先前封装。 关闭 Cvpcb 。 6. 返回原理图编辑器，单击 文件 → 保存整个原理图项目 保存项目。 关闭原 理图编辑器。 7. 从 KiCad 项目管理器，单击

相关文档文件（DocFileName） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107 13.5.4 CvPcb 的封装过滤 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108 13 Eeschema 简介 9 / 151 电气规则检查器（ERC），自动验证电气连接。 调用 CvPcb 为符号分配封装。 导出网表（Pcbnew，SPICE 和其他格式）。 编辑符号字段。 生成物料清单（BOM）。 调用 Pcbnew 执行 PCB 布局。 返回导入封装分配（使用 CvPcb 或 Pcbnew 选择）到“封装”字段中。 Eeschema 简介 10 / 151 2.8 Eeschema 简介 106 / 151 特殊字段 • 参考。 • 值。它是库中的符号名称和原理图中的默认值字段。 • 封装。它是用于电路板的封装名称。使用 CvPcb 设置封装列表时不是很有用，但如果不使用 CvPcb 则必须使用。 • 表。它是一个保留字段, 在编写时不使用。 13.5 符号文档 要编辑文档信息，需要通过图标 调用符号的主编辑窗口，并选择文档文件夹。 Eeschema

调用符号库编辑器以查看和修改库和符号。 浏览符号库。 注释符号。 电气规则检查器（ERC），自动验证电气连接。 调用CvPcb为符号分配封装。 导出网表（Pcbnew，SPICE和其他格式）。 编辑符号字段。 生成物料清单（BOM）。 调用 Pcbnew 执行 PCB 布局。 返回导入封装分配（使用 CvPcb 或 Pcbnew 选择）到“封装”字段中。 2.8. 右侧工具栏图标 此工具栏包含以下工具： 有四个特殊字段（符号附加的文本）和可配置的用户字段 特殊字段 参考。 值。 它是库中的符号名称和原理图中的默认值字段。 封装。 它是用于电路板的封装名称。 使用 CvPcb 设置封装列表时不是很有 用，但如果不使用 CvPcb 则必须使用。 表。它是一个保留字段, 在编写时不使用。 13.5. 符号文档 要编辑文档信息，需要通过图标 调用符号的主编辑窗口，并选择文档文件 夹。 相关文档文件（DocFileName） 表示可用的附件（文档，应用原理图）（pdf 文件，原理图等）。 13.5.4. CvPcb 的封装过滤 您可以输入符号允许的覆盖区列表。 此列表充当 CvPcb 用于仅显示允许的覆 盖区的过滤器。无效列表不会过滤任何内容。 允许使用通配符。 S014* 允许 CvPcb 显示名称以 SO14 开头的所有封装。 对于电阻器，R？显示所有带有以 R 开头的2个字母名称的封装。

入。 *.mod 旧格式的封装库。 可以通过封装或电路板编辑器读取，但不能写 入。 fp-lib-table 封装库列表（ 封装库表 ）： 加载的封装库列表（各种格式） 由 板或封装编辑或 CvPcb。 ＊公共文件：* *.kicad_wks图框描述文件，适用于需要工作表的用户 具有自定义外观。 *.net 由原理图创建的网表文件，由电路板编辑器读取。 对于喜欢单独 文件的用户，此文件与 运行其他工具（原理图和 PCB 编辑器，Gerber 查看器和实用工具）。 从 KiCad 管理器运行其他工具有一些优点： 在原理图编辑器和电路板编辑器之间交叉探测。 在原理图编辑器和封装选择器（CvPcb）之间进行交叉探测。 但是，您只能编辑当前工程文件。 当这些工具在 独立 模式下运行时，您可以 在任何工程中打开任何文件，但在工具之间交叉探测会产生奇怪的结果。 3.1. 工程管理器窗口 主

以读取但不能写入。 *.mod 旧格式的封装库。可以通过封装或电路板编辑器读取，但不能写入。 fp-lib-table 封装库列表（封装库表）：加载的封装库列表（各种格式）由板或封装编辑或 CvPcb。 ＊公共文件：* *.kicad_wks 图框描述文件，适用于需要工作表的用户具有自定义外观。 *.net 由原理图创建的网表文件，由电路板编辑器读取。对于喜欢单独文件的用户，此文件 与 和 PCB 编辑器， Gerber 查看器和实用工具）。 从 KiCad 管理器运行其他工具有一些优点： • 在原理图编辑器和电路板编辑器之间交叉探测。 • 在原理图编辑器和封装选择器（CvPcb）之间进行交叉探测。 但是，您只能编辑当前工程文件。当这些工具在 独立模式下运行时，您可以在任何工程中打开任何文件，但在工具之 间交叉探测会产生奇怪的结果。 3.1 工程管理器窗口 KiCad