/// Operación que se puede llevar a cabo en dos subexpresiones. enum Operation { Add, Sub, Mul, Div, } /// Una expresión en forma de árbol. enum Expression { /// Operación en dos subexpresiones. Op Box::new(term2), }), Ok(85) ); } fn test_error() { assert_eq!( eval(Expression::Op { op: Operation::Div, 71 left: Box::new(Expression::Value(99)), right: Box::new(Expression::Value(0)), }), Err(String::from("división /// Operación que se puede llevar a cabo en dos subexpresiones. enum Operation { Add, Sub, Mul, Div, } /// Una expresión en forma de árbol. enum Expression { /// Operación en dos subexpresiones. Op

Formatos de Instrucciones de 16 bits (RVC) SRAI rd,rd,imm Categoría Nombre Fmt RV32M (Mult.-Div.) Nombre Fmt RV32V/R64V Multiplicación MULtiply R MUL rd,rs1,rs2 SET Vector Len. R SETVL R MULHU rd,rs1,rs2 Shift Left Log. R VSLL rd,rs1,rs2 División DIVide R DIV rd,rs1,rs2 Shift Right Log. R VSRL rd,rs1,rs2 DIVide Unsigned R DIVU rd,rs1 010 rd 0110011 R mulhsu 0000001 rs2 rs1 011 rd 0110011 R mulhu 0000001 rs2 rs1 100 rd 0110011 R div 0000001 rs2 rs1 101 rd 0110011 R divu 0000001 rs2 rs1 110 rd 0110011 R rem 0000001 rs2 rs1 111 rd