. . . . . . . . . . . . . 41 II Día 1: Tarde 42 7 Te damos la bienvenida 43 8 Tuplas y arrays 44 8.1 Arrays . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44 8.2 Tuplas de Arreglos (Arrays) . . . . . . . . . . . . . . . . . . . . . . . . . . 45 8.4 Patrones y Desestructuración . . . . . . . . . . . . . . . . . . . . . . . . . . 45 8.5 Ejercicio: arrays anidados . . • Día 1 por la tarde (2 horas y 35 minutos, incluidos los descansos) Sección Duración Tuplas y arrays 35 minutos Referencias 55 minutos Tipos definidos por el usuario 50 minutos • Día 2 por la mañana

de los cuatro ar- quitectos de RISC-V. Más allá de RISC, sus proyectos más conocidos son Redundant Arrays of Inexpensive Disks (RAID) y Networks of Workstations (NOW). Esta investigación llevó a muchos artículos populares. • Debe poder implementarse en todo tipo de tecnologías: FPGAs (Field-Programmable Gate Arrays: Arreglos de compuertas programables), ASICs (Application-Specific In- tegrated Circuits: Circuitos ELF Executable and Linkable Format: Formato Ejecutable y Linkeable. FPGAs Field-Programmable Gate Arrays: Arreglos de compuertas programables. FPUs Floating Point Units: Unidades de Punto Flotante. Hart