CvPcb The KiCad Team Reference manual Copyright This document is Copyright © 2010-2018 by it’s contributors as listed below. You may distribute it and/or modify it under the terms of either the GNU issues Publication date and software version Published on may 22, 2015. 1. Introduction to CvPcb CvPcb is a tool that allows you to associate components in your schematic to component footprints used the component’s footprint field, or it is set in the schematic library when loading the symbol. CvPcb provides a convenient method of associating footprints to components during schematic capture. It

CvPcb The KiCad Team Reference manual Copyright This document is Copyright © 2010-2015 by it’s contributors as listed below. You may distribute it and/or modify it under the terms of either the GNU issues Publication date and software version Published on may 22, 2015. 1. Introduction to CvPcb CvPcb is a tool that allows you to associate components in your schematic to component footprints used the component’s footprint field, or it is set in the schematic library when loading the symbol. CvPcb provides a convenient method of associating footprints to components during schematic capture. It

CvPcb The KiCad Team 参考手册 Copyright 本文档著作权 © 由以下列出的贡献者所共有。你可以根据 GPLv3 通用许可证 (https://www.gnu.org/licenses/gpl.html) 及之后的版本, 或是 知识共享署名许可 版本3 (https://creativecommons.org/licenses/by/3.0/) 及之后的版本, 对本文档进行 KiCad 软件国际化: https://gitlab.com/kicad/code/kicad-i18n/issues 发行日期及软件版本 发布于 2015-05-22。 1. CvPcb 简介 CvPcb 能够为原理图中的元器件与进行PCB布局时的封装分配关联。二者的关 联关系将被添加入由原理图创建程序 Eeschema 创建的网络列表文件中。 仅当在元器件的封装字段初始化后, 由 Eeschema 封装与原理图端口的关联关系。 这种情况下， 封装和原理图之间的关联是用户在编辑原理图时，通过设置元 件的封装字段创建的。此外封装也可能被预定义于原理图符号库中, 在用户从 库中加载这类元器件时,其封装会被自动设置。 CvPcb 提供了在创建原理图的过程中为元器件分配 PCB 封装的简便方法。它 拥有封装列表过滤, 封装预览以及 3D 模型预览功能. 这些功能旨在提高分配封 装时的准确率。 用户可以手动为元器件分配对应的封装。通过创建

be edited and later saved along with the board file. 2.4.3. Initial Configuration The first time CvPcb or Pcbnew is run and the global footprint table file fp-lib- table is not found in the user’s home footprints is performed. In KiCad, CvPcb is used to create this association and a file named *.cmp is produced. CvPcb also updates the netlist file using this information. CvPcb can also output a "stuff file" changed directly in Pcbnew the .cmp file is automatically updated avoiding the requirement to run CvPcb again. Refer to the figure of "Getting Started in KiCad" manual in the section KiCad Workflow that

written into the folder of the currently open PCB. 2.3.3. Initial Configuration The first time CvPcb or Pcbnew is run and the global footprint table file fp-lib-table is not found in the user’s home footprints is performed. In KiCad, CvPcb is used to create this association and a file named *.cmp is produced. CvPcb also updates the netlist file using this information. CvPcb can also output a "stuff file" changed directly in Pcbnew the .cmp file is automatically updated avoiding the requirement to run CvPcb again. Refer to the figure of "Getting Started in KiCad" manual in the section KiCad Workflow that

编辑， 然后将其与板文件一起保存。 当在项目特定表中定义条目时，包含条目的“fp-lib-table 文件”将被写入当前打 开的 PCB 的文件夹中。 2.3.3. 初始配置 第一次运行 CvPcb 或 Pcbnew 并且在用户的主文件夹中找不到全局封装表文 件“fp-lib-table”，Pcbnew 将尝试复制存储在系统的 KiCad 模板文件夹中的默认 封装表文件“fp_global_table” 制作的网表文件。从原理图生成的网表文件通常缺少与各种元件对应的封装。 因此，中间阶段是必要的。 在该中间过程期间，执行具有封装的元件的关 联。 在 KiCad 中，CvPcb 用于创建此关联，并生成名为‘*.cmp’的文件。 CvPcb 还使用此信息更新网表文件。 CvPcb 还可以输出一个“填充文件”‘*.stf’，它可以作为每个元件的 F2 字段返回 注释到原理图文件中，从而节省了在每个原理图编辑通道中重新分配封装的任 cmp’文件，从而无需再次运行 CvPcb。 请参阅 KiCad 工作流程 部分中的“KiCad入门”手册中的图，该部分说明了 KiCad 的工作流程以及如何由构成 KiCad 的不同软件工具获取和使用中间文 件。 4.2. 创建印刷电路板的程序 在 Eeschema 中创建原理图后： 使用 Eeschema 生成网表。 将网表文件中的每个元件分配给使用 Cvpcb 在印刷电路上使用的相应焊盘

Project manager *.pro Eeschema Schematic editor (both schematic and component) *.sch, *.lib, *.net CvPcb Footprint selector *.net Pcbnew Circuit board board editor *.kicad_pcb GerbView Gerber viewer All generating the Netlist file, click on the Run Cvpcb icon on the top toolbar. If a missing file error window pops up, just ignore it and click OK. 50. Cvpcb allows you to link all the components in your your own footprints. This will be explained in a later section of this document. 55. You can close Cvpcb and go back to the Eeschema schematic editor. Save the project by clicking on File → Save Whole Schematic

have to assign footprints to symbols first. 49. After generating the Netlist file, click on the Run Cvpcb icon on the top toolbar. If a missing file error window pops up, just ignore it and click OK. chooser in Eeschema’s preferences and select the footprint when you select a new symbol to place 50. Cvpcb allows you to link all the components in your schematic with footprints in the KiCad library. The button Apply, Save Schematic & Continue. 55. You can close Cvpcb and go back to the Eeschema schematic editor. If you didn’t save it in Cvpcb save it now by clicking on File → Save. Create the netlist

生成网表文件后，单击顶部工具栏上的 运行Cvpcb 图标 。 如果弹出丢失的 文件错误窗口，请忽略它并单击 确定 。 注意 还有很多方法可以为符号添加封装。 右键单击符号 → 属性 → 编辑封装 双击符号，或右键单击符号 → 属 性 → 编辑属性 → 封装 工具 → 编辑符号字段 在 Eeschema 的首选项中，检查符号选择器中 的显示封装预览 并在选择要放置的新符号时选择封装 50. Cvpcb 允许您将原理图中的所有元件与 图标 以预览当前封装。 54. 完成以后，可以通过点击 文件 → 保存原理图 或使用 应用、保存原理图和继续 按钮保存原理图。 55. 您可以关闭 Cvpcb 并返回 Eeschema 原理图编辑器。 如果您没有将其保存在 Cvpcb 中，请单击 文件 → 保存 立即保存。 再次创建网表。 您的网表文件现已 更新，包含所有封装。 请注意，如果您缺少任何设备的占地面积，则需要制作 自己的封装。 。 4. 点击 网表 然后点击 保存 。 保存为默认文件名。 你必须重写旧的。 5. 现在为 CON2 分配封装。 单击顶部工具栏上的 运行Cvpcb 图标 。 将封 装分配给新设备 CON2。 其余元件仍然具有分配给它们的先前封装。 关闭 Cvpcb 。 6. 返回原理图编辑器，单击 文件 → 保存整个原理图项目 保存项目。 关闭原 理图编辑器。 7. 从 KiCad 项目管理器，单击

Materials). Edit footprint. Call CvPcb to assign footprints to components. Call Pcbnew to perform a PCB layout. Back-import component footprints (selected using CvPcb) into the "footprint" fields. 2 It is the footprint name used for the board. Not very useful when using CvPcb to setup the footprint list, but mandatory if CvPcb is not used. Sheet. It is a reserved field, not used at the time of writing diagram, etc.). 12.5.4. Footprint filtering for CvPcb You can enter a list of allowed footprints for the component. This list acts as a filter used by CvPcb to display only the allowed footprints. A void