............................................................................................. 67 第七章 压缩指令 ............................................................................................ 我们在2017年秋季学期为800名加州大学伯克利分校的学生提供了这本教科书的测试版 本。在融入了他们的反馈后，当2017年学期结束以后，第一个正式版将于2017年11月28日 至30日在硅谷举办的第七届RISC研讨会上及时发布。 RISC-V是一个伯克利研究项目的副产品。该项目正在针对更容易地同时构建硬件和软 件的目标进行开发。 致谢 我们要感谢Armando Fox，因为我们使 Store Multiple的节省。RV32C没有包含它们，以保持与RV32G指令 的一对一映射，RV32G省略了Load and Store Multiple以降低高端处理器的实现复杂性（见下文）。第七 章介绍了RV32C。RV32G表示RISC-V扩展（RV32M，RV32F，RV32D和RV32A）的流行组合，正确称 为RV32IMAFD。[Waterman 2016] 程序大小

章，增加了对超过 60 个控制状态寄存器的介 绍，还添加了附录 B，从而帮助那些想把已有 ISA 的汇编代码转换成 RISC-V 的程 序员。 第 1 版于 2017 年 11 月 28–30 日在硅谷举办的第七届 RISC-V 研讨会上及时发 布。 RISC-V 是伯克利一个研究项目1的副产品，该项目致力于简化并行软硬件构建技 术。 致谢 我们感谢阿曼多·福克斯（Armando Fox），因为我们使用了他的