72 73 89 90 99 99 110 112 1 参考手册 NOTE 本手册正在修订中，以涵盖 KiCad 的最新稳定发布版本。 它包含一些尚未完成的部分。 在我们 的志愿技术作者从事这项工作时，请您耐心等待，我们也欢迎愿意帮助 KiCad 的文档比以往更好 的新贡献者。 版权 This document is Copyright © 2010-2024 by its 种图形形状组 成。 KiCad 通常会将 PCB 上的网络信息与相关的原理图保持同步，但也可以直接在 PCB 编辑器中创建和编辑网络。 性能 KiCad 能够创建多达 32 个铜层、14 个技术层 (丝印、阻焊、元件粘合剂、焊膏等) 和 13 个通用绘图层的印刷电路 板。 KiCad 中所有对象的内部测量分辨率为 1 纳米，测量值以 32 位整数存储。 这意味着可以创建最大约 4 米乘 栏中的 图标或选择 "电路板设置… " 从文件菜单中选择。 配置电路板压层和物理参数 在 "电路板设置" 中，有两个部分用于配置电路板的堆叠和层。 "电路板编辑器层" 部分用于启用或禁用技术层（非 铜），如果需要的话，还可以给各层自定义名称。 物理压层部分用于配置铜层的数量，以及铜层和电介质层的物理 参数，如厚度和材料类型。介质层、阻焊层和丝印层可以被分配颜色，这将影响电路板在 3D

164 173 173 185 186 1 参考手册 NOTE 本手册正在修订中，以涵盖KiCad的最新稳定发布版本。 它包含一些内容尚未编写完成。 我们希 望您能耐心等待我们的志愿技术作者完成这项工作。 同时我们也欢迎新的贡献者加入我们的行 列，帮助我们使 KiCad 的文档比以前更好。 版权 This document is Copyright © 2010-2024 by 的各种图形形状组成。 KiCad 通常会将 PCB 上的网络信息与相关的原理图保持同步，但也可以直接在 PCB 编辑器中创建和编辑网络。 性能 KiCad 能够创建多达 32 个铜层、14 个技术层 (丝印、阻焊、元件粘合剂、锡膏等) 和 13 个通用绘图层的印刷电路 板。 KiCad 中所有对象的内部测量分辨率为 1 纳米，测量值以 32 位整数存储。 这意味着可以创建最大约 4 米乘 部工具栏中 的 图标或从文件菜单中选择 "电路板设置… "。 配置电路板层叠和物理参数 在 "电路板设置" 中，有两个部分用于配置电路板的层叠和层。 "电路板编辑器层" 部分用于启用或禁用技术层（非铜 层），如果需要的话，还可以给各层自定义名称。 物理层叠部分用于配置铜层的数量，以及铜层和电介质层的物理 参数，如厚度和材料类型。介电层、阻焊层和丝印层可以被分配颜色，这将影响电路板在 3D

种图形形状组 成。 KiCad 通常会将 PCB 上的网络信息与相关的原理图保持同步，但也可以直接在 PCB 编辑器中创建和编辑网络。 性能 KiCad 能够创建多达 32 个铜层、14 个技术层 (丝印、阻焊、元件粘合剂、焊膏等) 和 13 个通用绘图层的印刷电路 板。 The internal measurement resolution of all objects in KiCad 置，请单击顶部工具 栏中的 图标或选择 "电路板设置… " 从文件菜单中选择。 配置电路板压层和物理参数 在电路板设置中有两个部分用于配置电路板的压层和层。电路板编辑器层部分用于启用或禁用技术 (非铜) 层，并在 需要时为层指定自定义名称。物理压层部分用于配置铜层的数量，以及铜层和介质层的物理参数，例如厚度和材料类 型。 要配置电路板的压层，从物理压层部分开始： 12 在左上角 在设计规则检查器中可能会忽略个别规则违规。 在违规程度部分中将规则设置为忽略将完全禁用 相应的设计规则检查。 请谨慎使用此设置。 17 正在导入设置 您可以从现有电路板导入部分或全部电路板设置。此技术可用于创建具有您想要在多个设计上使用的设置的 "模板" 电路板，然后将这些设置从模板电路板导入到每个新电路板中，而不是手动输入。 要导入设置，请点击电路板设置对话框底部的 从另一个电路板导入设置…

如梯形和复杂形式的焊 盘，印刷电路上线圈的自动布局等）。 1.2. 主要设计特色 Pcbnew 中最小的单位是 1 纳米。所有尺寸都存储为整数纳米。 Pcbnew 可生成多达 32层铜，14层技术层（丝印层，阻焊层，元件粘合剂层， 焊膏层和边缘切割层）以及4个辅助层（图纸和注释），并实时管理飞线指示 （飞线） 丢失的布线。 PCB元素（布线，焊盘，文本，图纸……）的显示可自定义： 完整或边框。 由于必要的控制程度，强烈建议使用带有 pcbnew 的3键鼠标。 平移和缩放等 许多功能都需要3键鼠标。 在 KiCad 的新版本中，pcbnew 已经从 CERN 的开发人员那里看到了广泛的变 化。 这包括诸如新渲染器（OpenGL 和 Cairo 视图模式），交互式推送布线 器，差分和曲折布线和调整，重新设计的封装编辑器以及许多其他功能等功 能。 请注意，大多数这些新功能 仅 存在于新的 OpenGL 和 Cairo 亮显示选定的网络 显示局部飞线（焊盘或 封装） 从库中添加封装 布线和过孔的放置 区域（铜平面）的放置 禁止布线区域的放置 （在铜层上） 在技术层上绘制线（即 不是铜层） 在技术层（即不是铜 层）上绘制圆圈 在技术层（即不是铜 层）上绘制弧 放置文字 在技术层（即不是铜 层）上绘制尺寸 绘制对齐标记（出现在 所有图层上） 删除光标指向的元素 Note: 删除时，如果有多 个叠加元素 指出，优先

. . . . . . . . . . . . . . . . 44 5.3.2 配对技术层 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45 5.3.3 独立技术层 . . . . . . . . . . . . . . . . . . . . . 高对比度模式下的铜层 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50 5.6.2 技术层 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102 10.9 在技术层上创建区域 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 1.2 技术概述 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 电气规则检查（ERC），用于自动控制错误和缺失的连接 • 以多种格式导出绘图文件（Postscript，PDF，HPGL 和 SVG） • 物料清单生成（通过 Python 或 XSLT 脚本，允许许多灵活的格式）。 1.2 技术概述 Eeschema 仅受可用内存的限制。因此，对元件、元件引脚，连接或板的数量没有实际限制。在多张图表的情况下，表 示是分层的。 Eeschema 可以通过以下几种方式使用多表格图表： Eeschema 放置“无连接”标志。这些标志应放在符号引脚上意味着没有连接。这样做是为了通知电气规则检 查器特定引脚缺少连接是故意的，应该不报告。 放置一个交叉点。这连接两根交叉线或一根线和一个引脚，当它可能是模糊的（即，如果线端或引 脚不是直接的连接到另一个线端）。 放置一个本地标签。本地标签连接 位于同一张纸中的物品。对于两个不同工作表之间的连接，您 必须使用全局或分层标签。 放置一个全局标签。即使具有相同名称的所有全局标签也已连接位于不同的纸张上。

电气规则检查（ERC），用于自动控制错误和缺失的连接 以多种格式导出绘图文件（Postscript，PDF，HPGL和SVG） 物料清单生成（通过 Python 或 XSLT 脚本，允许许多灵活的格式）。 1.2. 技术概述 Eeschema仅受可用内存的限制。 因此，对元件、元件引脚，连接或板的数量 没有实际限制。 在多张图表的情况下，表示是分层的。 Eeschema可以通过以下几种方式使用多表格图表： 简单的层次结构（每个原理图只使用一次）。 上 意味着没有连接。这样做 是为了通知电气规则 检查器特定引脚缺少连接是故意的，应该 不报告。 放置一个交叉点。这连接两根交叉线或一根线和一个引脚， 当它可能是模 糊的（即，如果线端或引脚不是直接的 连接到另一个线端）。 放置一个本地标签。本地标签连接 位于同一张纸 中的物品。 对于两个不 同工作表之间的连接，您必须使用全局或 分层标签。 放置一个全局标签。即使具有相同名称的所有全局标签也已连接 在输入在少数元件中重复的字段值 时，它们可能很有用。 These methods are illustrated below. Copy (Ctrl+C) Selection Paste (Ctrl+V) 注意 这些技术也可以在具有网格控制元素的其他对话框中使用。 4.8. 用于封装分配的导入工具 4.8.1. 访问： 图标 启动反标注工具。 此工具允许将 PcbNew 中创建的封装更改导入 Eeschema

the board, but its through hole pads are used to connect to a trace on the back of the board. 另一种跨层连接的方法是用过孔。在电路板背面的 BT1 的 VCC 焊盘上开始布线。按 并在 BT1 和 R1 之间点 击，插入一个过孔，同时将活动层切换到 F.Cu 。通过点击 R1 的 VCC 查看器 打开 3D 查看器。用鼠标中键拖动进行平 移，用鼠标左键拖动进行绕行。绕着 PCB 板运行，可以看到顶部的 LED 和电阻，以及底部的电池座。 有一种光线追踪模式，它比较慢，但能提供更精确的渲染。用 偏好设置 → 光线追踪 切换到光线追踪模式。 B 33 KiCad 库中的许多封装都带有 3D 模型，包括本指南中使用的所有封装。有些封装没有附带 3D 模型，《封装和 3D 模 型，但用户可以添加自己的模型》。 标签中设置。 48 支持 STEP（ .step ）和 VRML（ .wrl ）两种 3D 模型格式。STEP 文件在需要尺寸精度的情况下非常有用，而 VRML 文件可以用来制作更具视觉吸引力的渲染图。KiCad 库中的许多封装都有相关的 3D 模型；这些模型都以 VRML 和 STEP 格式提供。 两种模型中只有一种需要在封装中列出（通常是给出 VRML 文件名）。在为机械 CAD 目 的导出电路板的

the board, but its through hole pads are used to connect to a trace on the back of the board. 另一种跨层连接的方法是用过孔。在电路板背面的 BT1 的 VCC 焊盘上开始布线。按 并在 BT1 和 R1 之间点 击，插入一个过孔，同时将活动层切换到 F.Cu 。通过点击 R1 的 VCC 查看器 打开 3D 查看器。用鼠标中键拖动进行平 移，用鼠标左键拖动进行绕行。绕着 PCB 板运行，可以看到顶部的 LED 和电阻，以及底部的电池座。 有一种光线追踪模式，它比较慢，但能提供更精确的渲染。用 偏好设置 → 光线追踪 切换到光线追踪模式。 B 34 KiCad 库中的许多封装都带有 3D 模型，包括本指南中使用的所有封装。有些封装没有附带 3D 模型，《封装和 3D 模 型，但用户可以添加自己的模型》。 模型 标签中设置。 支持 STEP（ .step ）和 VRML（ .wrl ）两种 3D 模型格式。STEP 文件在需要尺寸精度的情况下非常有用，而 VRML 文件可以用来制作更具视觉吸引力的渲染图。KiCad 库中的许多封装都有相关的 3D 模型；这些模型都以 VRML 和 STEP 格式提供。 两种模型中只有一种需要在封装中列出（通常是给出 VRML 文件名）。在为机械 CAD 目 的导出电路板的

org/help/report-an-issue/ 发布日期 2021-05-09 2 欢迎 KiCad 是一个免费和开源的电子设计自动化（EDA）套件。它具有原理图捕获、集成电路模拟、印刷电路板（PCB） 布局、3D 渲染和绘图/数据导出等多种格式。KiCad 还包括一个高质量的元件库，其中有成千上万的符号、封装和 3D 模型。KiCad 对系统要求最低，可在 Linux、Windows 和 macOS 上运行。 息，以及应该给每个 网络，或一组连接的引脚起什么名字。 网表可以写入 网表文件，但在现代版本的 KiCad 中，作 为正常工作流程的一部分，这并不是必须的。 印刷电路板，或称 PCB，是代表原理图 (或技术上的网表) 的物理实现的设计文件。 每个 KiCad 电路板文件指的是单 个 PCB 设计。 官方不支持在 KiCad 中创建 PCB 的阵列或面板，尽管一些社区创建的附加组件提供了这一功能。 封装 对从源代码编译 KiCad 和/或为 KiCad 开发做出贡献感兴趣的用户应访问我们的开发者文档网站：https://dev- docs.kicad.org，了解有关 KiCad 代码库的说明、政策和指南以及技术信息。