使用插件的一个 主要优点是在开发插件时没有必要重建 KiCad 套件; 事实上，可以借助 KiCad 源代码树中的一小组标题构建插件。 通过确保开发人员仅编译与正在开发的 插件直接相关的代码，从而减少每个构建和测试周期所需的时间，在插件开发 期间删除构建 KiCad 的要求极大地提高了工作效率。 插件最初是为 3D 模型查看器开发的，因此可以支持更多类型的 3D 模型，而 无需对支持的每种新模型类型的 KiCad 插件在 KiCad 中实现，但可以想象最终将开发 PCB 插件，以使用户能够实现数据导 入器和导出器。 1.1. 插件类 插件分为插件类，因为每个插件都解决了特定域中的问题，因此需要该域独有 的接口。 例如，3D 模型插件从文件加载 3D 模型数据并将该数据转换为可由 3D 查看器显示的格式。 PCB 导入/导出插件将获取 PCB 数据并导出为其他电 气或机械数据格式，或将外部格式转换为 KiCad // 3D 插件类声明 // 3D Plugin Class declarations #include "plugins/3d/3d_plugin.h" // KiCad 场景图形库接口 // interface to KiCad Scene Graph Library #include "plugins/3dapi/ifsg_all.h" // 该插件的版本信息 // version

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 3 应用程序编程接口（API） 21 3.1 插件类 API . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 功能的框架。使用插件的一个主要优点是在开发插件时没有必要重建 KiCad 套件; 事实上，可以借助 KiCad 源代码树中的一小组标题构建插件。通过确保开发人员仅编译与正在开发的插 件直接相关的代码，从而减少每个构建和测试周期所需的时间，在插件开发期间删除构建 KiCad 的要求极大地提高 了工作效率。 插件最初是为 3D 模型查看器开发的，因此可以支持更多类型的 3D 模型，而无需对支持的每种新模型类型的 KiCad 3D 插件在 KiCad 中实现，但可以想象最终将开发 PCB 插件，以使用户能够实现数据导入器和导出器。 1.1 插件类 插件分为插件类，因为每个插件都解决了特定域中的问题，因此需要该域独有的接口。例如，3D 模型插件从文件加 载 3D 模型数据并将该数据转换为可由 3D 查看器显示的格式。PCB 导入/导出插件将获取 PCB 数据并导出为其他 电气或机械数据格式，或将外部格式转换为 KiCad

KiCad 自动生成。 当多个标签附加到同一个网时，最终的网络名将按以下顺序确定，从最高优先级到最低： 1. 全局标签 2. 《电源符号，电源符号》 3. 局部标签 4. 层次标签 5. 测试原理图页码 如果一个网络有多个同一类型的标签，则按字母顺序排序，使用第一个。 如果一个网络穿过《层次原理图,层次》的多张原理图，它将从它有层次标签或局部标签的层次结构的最高层取名。 通常，局部标签优先于层次标签。 之间建立联系；你可以把分层的页码看成是定义父原理 图的接口。你可以把分层的页码看作是定义原理图的接口。分层标签是用 按钮。 56 NOTE 具有相同名称的标签将被连接，无论标签类型如何。如果它们在同一张原理图上。 NOTE 《隐藏电源引脚，隐藏电源引脚》也可以被认为是全局标签，因为它们连接到原理图层次结构中 的任何地方。 测试原理图页码 在子原理图内放置分层标签后，可以在父原理图内的子原理图符号上添加匹配的 忽略此特定违规行为，但不影响其他任何违规行为。 改变严重程度： 将一个违规类型从警告改为错误，或将错误改为警告。这影响到一个给定类型的所有违规行为。 忽略所有： 忽略所有给定类型的违规行为。这个测试现在将出现在 忽略的测试 标签，而不是 违规 标签。 你也可以用 检查 → 排除标记 排除所选标记，用 查看 菜单显示或隐藏每一类标记（错误、警告和排除）。 在设计规则检查器运行期间，排除的和忽略的违规行为会被记住。

言创建设计规则。 自定义规则用于创建基本约束或网 络类设置没有涵盖的特定设计规则检查。 只有在自定义规则定义中没有错误时，才会应用自定义规则。 在关闭电路板设置之前，使用检查规则语法器按钮来 测试定义并修复任何问题。 请参阅高级主题一章中的自定义设计规则，了解关于自定义规则语言的更多信息以及规则实例。 违规严重程度 违规严重性部分允许你配置每种设计规则检查的严重性。 每条规则可以被设置为创建一个错误标记、一个警告标记 报告每个布线的所有错误： 启用后，将报告每个线段的所有间隙错误。 禁用时，将只报告第一个错误。 启用此选项 将导致设计规则检查器运行速度变慢。 测试 PCB 和原理图之间的奇偶校验： 启用后，设计规则检查器除了测试 PCB 设计规则外，还将测试原理图和 PCB 之间的差异。 在独立模式下运行 PCB 编辑器时，该选项不起作用。 运行 DRC 后，任何违规行为都会显示在 DRC 控制窗口的中间部分。 而长度调整工具显示最近的两个焊盘或分支过孔之间的距离。 有关长度调整工 具的更多信息，请参见布线部分。 47 生成输出 KiCad 可以生成和导出多种不同格式的文件，对制造 PCB 和与外部软件的接口很有用。 该功能可在文件菜单的几个 不同部分中找到。 制造输出部分包含准备制造 PCB 所需的最常见操作。 输出部分包含生成可由外部软件读取的文件 的工具。 绘图功能允许你以各种格式导出 PCB

言创建设计规则。 自定义规则用于创建基本约束或网 络类设置没有涵盖的特定设计规则检查。 只有在自定义规则定义中没有错误时，才会应用自定义规则。 在关闭电路板设置之前，使用检查规则语法器按钮来 测试定义并修复任何问题。 请参阅高级主题一章中的自定义设计规则，了解关于自定义规则语言的更多信息以及规则实例。 16 违规严重程度 违规严重性部分允许你配置每种设计规则检查的严重性。 每条规则可 报告每个布线的所有错误： 启用后，将报告每个线段的所有间隙错误。 禁用时，将只报告第一个错误。 启用此选项 将导致设计规则检查器运行速度变慢。 测试 PCB 和原理图之间的奇偶校验： 启用后，设计规则检查器除了测试 PCB 设计规则外，还将测试原理图和 PCB 之间的差异。 在独立模式下运行 PCB 编辑器时，该选项不起作用。 运行 DRC 后，任何违规行为都会显示在 DRC 控制窗口的中间部分。 忽略此特定的违规行为，但不影响任何其他违规行为。 更改严重程度： 将一个违规类型从警告改为错误，或将错误改为警告。这影响到一个给定类型的所有违规行为。 忽略所有： 忽略所有给定类型的违规。这个测试现在将出现在 忽略的测试 标签，而不是 违反 标签。 在设计规则检查器运行期间，排除的和忽略的违规行为会被记住。 50 间隙和约束解析 间隙和约束解决工具允许你检查哪些间隙和设计约束规则适用于选定的项目。

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107 11.2 最终的 DRC 测试 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108 发送拉取请求将允许自动库标准检查器验证您提议的更改。有关库约定的详细信息，请参阅 KiCad Library Conventions。 2.3.8 使用 GitHub 插件 GitHub 插件是一个特殊的插件，它提供了一个接口，用于对包含 .pretty 封装的远程 GitHub 存储库进行只读访问， 并可选择提供“写时复制”（COW）支持，用于编辑从 GitHub 存储库读取的封装和在本地保存它们。 Important 每个选项都有其优点和缺点，主要缺点是在较慢的机器上增加了屏幕重绘时间。然而，最终结果是一样的。 出于计算时间原因，每次更改后都不会重新创建区域填充，但仅限于： • 如果执行填充区命令。 • 执行 DRC 测试时。 在更换布线或焊盘后，必须填充或重新填充铜区域。铜区（通常是地面和电力层）通常连接到网上。 要创建铜区，您应该： • 选择参数（网名，图层⋯⋯）。打开图层并突出显示此网不是强制性的，但这是一种很好的做法。

发送拉取请求将允许自动库标准检查器验证您提议的更 改。 有关库约定的详细信息，请参阅 KiCad Library Conventions。 2.3.8. 使用 GitHub 插件 GitHub 插件是一个特殊的插件，它提供了一个接口，用于对包含 .pretty 封装 的远程 GitHub 存储库进行只读访问，并可选择提供“写时复制”（COW）支 持，用于编辑从 GitHub 存储库读取的封装和在本地保存它们。 重要 “GitHub”插件用于 每个选项都有其优点和缺点，主要缺点是在较慢的机器上增加了屏幕重绘时 间。 然而，最终结果是一样的。 出于计算时间原因，每次更改后都不会重新创建区域填充，但仅限于： 如果执行填充区命令。 执行 DRC 测试时。 在更换布线或焊盘后，必须填充或重新填充铜区域。 铜区（通常是地面和电 力层）通常连接到网上。 要创建铜区，您应该： 选择参数（网名，图层……）。 打开图层并突出显示此网不是强制性的， 但这是一种很好的做法。 在一个通用层 上）。 下面是一个示例，显示除了地平面之外的所有这些元素，为了更好的可见性而 省略了这些元素： 还包括4个铜层的颜色键： 11.2. 最终的 DRC 测试 在生成输出文件之前，强烈建议进行全局 DRC 测试。 在启动 DRC 时填充或重新填充区域。 按下按钮图像： 以启动以下 DRC 对 话框： 相应地调整参数，然后按“开始 DRC”按钮。 最后的检查可以防止任何令人不快的意外。

言创建设计规则。 自定义规则用于创建基本约束或网 络类设置没有涵盖的特定设计规则检查。 只有在自定义规则定义中没有错误时，才会应用自定义规则。 在关闭电路板设置之前，使用检查规则语法器按钮来 测试定义并修复任何问题。 请参阅高级主题一章中的自定义设计规则，了解关于自定义规则语言的更多信息以及规则实例。 违规严重程度 违规严重性部分允许你配置每种设计规则检查的严重性。 每条规则可以被设置为创建一个错误标记、一个警告标记 报告每个布线的所有错误： 启用后，将报告每个布线的所有间隙错误。 禁用时，将只报告第一个错误。 启用此选项 将导致设计规则检查器运行速度变慢。 测试 PCB 和原理图之间的一致性(parity)： 启用后，设计规则检查器除了测试 PCB 设计规则外，还将测试原理图和 PCB 之间的差异。 在独立模式下运行 PCB 编辑器时，该选项不起作用。 运行 DRC 后，任何违规行为都会显示在 “DRC 控制” 忽略此特定的违规行为，但不影响任何其他违规行为。 更改严重程度： 将一个违规类型从警告改为错误，或将错误改为警告。这影响到一个给定类型的所有违规行为。 忽略所有： 忽略所有给定类型的违规。这个测试现在将出现在 忽略的测试 标签，而不是 违规 标签。 在设计规则检查器运行期间，排除的和忽略的违规行为会被记住。 79 间隙和约束解析 间隙和约束解析工具允许你检查哪些间隙和设计约束规则应用于选定的项目。

全局标签可以使用 按钮添加。 层次化标签 连接到父原理图中*层次原理图引脚*。层次化设计依靠层次化标签和层次原理图引脚来实现父原理图 和子原理图之间的连接；你可以把层次原理图引脚看成是父原理图与子原理图的接口。层次化标签可以使用 按钮添加。 NOTE 如果在同一个原理图页面，无论标签类型如何，具有相同名称的标签将被连接。 NOTE 隐藏电源引脚也可以被认为是全局标签，因为它们可以连接到原理图层次结构中的任何地方。 忽略此特定违规行为，但不影响其他违规行为。 改变严重程度： 将一个违规类型从警告改为错误，或将错误改为警告。这会影响到给定类型的所有违规行为。 忽略所有： 忽略所有给定类型的违规行为。这个测试现在将出现在 忽略的测试 标签，而不是 违规 标签。 你也可以用 检查 → 排除标记 排除所选标记，用 查看 菜单显示或隐藏每一类标记（错误、警告和排除）。 在设计规则检查器运行期间，排除的和忽略的违规行为会被记住。 放大到适合显示的符号。 放大到适合选择。 逆时针旋转。 顺时针旋转。 水平镜像。 垂直镜像。 编辑当前的符号属性。 在一个表格界面中编辑符号的引脚。 打开符号的数据手册，如果它被定义的话。 测试当前符号是否有设计错误。 选择正常的主体风格。如果当前符号没有备选的主体样式，该按钮将被禁用。 选择备用的主体风格。如果当前的符号没有备用的主体风格，该按钮将被禁用。 选择要显示的多单元符号的

, 那么元器件列 表将是空的; 类似的, 如果没有找到可用的封装库, 那么位于右侧的封装列表也将是空的。 CvPcb 4 / 24 4.2 主界面工具栏 顶部的工具栏提供了下列命令的快速访问接口： 将当前封装关联转移到 Eeschema（这是封装字段的内容）。 调用 CvPcb 配置菜单。 显示在封装中选择的元件的封装窗口。 在没有的情况下自动选择列表中的上一个元件封装库。 自动选择列表中的下一个元件而不占用封装库。 该环境变量允许用户在不知道项目绝对目录的情况下，将封装库存储于项目目录下。 5.2.6 使用 GitHub 插件 GitHub 插件提供了只读访问那些包含 Kicad pretty 封装库文件的 GitHub 仓库的接口。该插件也提供了 COW(“复 制时写入”) 功能。该功能是可选项，它将允许用户编辑从 GitHub 仓库读取的封装库，并且将它们保存在本地。因 而，“GitHub”插件用于 只读访问托管于 https://github